執行　期限：民國 95 年 8 月 1 日起至民國 96 年 12 月 31 日止

主　持　人：顏家鈺

共同主持人：陳永耀、鍾添東、蔡坤諭、王富正、盧奕璋、李佳翰、許博淵

近年來傳統光學微影技術逐漸達到極限，使用波長193 奈米光源可達成電晶體半間距約為65奈米。如果再配合以濕浸式微影技術（immersion lithography）此半間距極限可望提昇至45奈米。若無其他顛覆性的突破，傳統式的微影方式的解析度由於光波波長的物理基本限制已經達到極限。然而國際間預測半導體的半間距在五年內會縮小至32 奈米。至於下一代的製程會需要何種「微影技術」目前在科技界尚未有明確的定論。目前各種可能的次世代微影選項不外乎使用波長更短的光，甚至直接以物質波來將低波長的限制，電子束直接寫入是直接以電子為寫入的媒介，因此是一種極具潛力的技術。電子束直接寫入的優勢在於不需要昂貴複雜的光罩（相對於EUV），高景深高解析度（相對於光學微影），及安全的工作距離（相對於Imprint）。若將大量的電子束同時運做於晶圓微影製程上，理論上可以符合業界對產能的需求。本計畫重點在：一、以MEMS製程技術為核心開發微電子電極陣列作為高速度之微電子發射源，二、設計低像差、製造單純之微電子透鏡系統，三、能偵測電子束偏移之感測器。四、針對多電子束微影系 統所需要之規格研製其真空腔及防震系統。希望藉本計畫的發展一方面能降低整體微影系統之價格，一方面可以協助協力廠商－台積電公司建立下一代微影設備的技術，提升台積公司的競爭力。藉由與台積公司的合作，本計畫希望能成為台灣產學界共同研發半導體微影設備之先例，期能帶動臺灣半導體設備產業在全球的競爭力。

計畫簡介

逾半世紀以來，單一晶片上的元件密度按摩爾定律（Moore’s Law）^[1]，以每一年半增加一倍之速度前進，半導體製程的進步日新月異，以往所謂次微米的技術今日已經減小到90奈米的製程，而產業界並不以此為滿足，仍然不斷的尋求繼續縮小積體電路尺寸的方法。而在眾多的製程方法中，「電子束微影」目前被認為是最具有潛力發展成為次世代半導體製程設備的技術。本計劃因此規劃從事「電子束微影系統」的開發，將從自行設計規劃此系統的電子光學系統與腔體來檢討目前「電子束微影系統」在實際應用上所遭遇的困難，並提供相關的改進設計。根據2004年國際半導體技術藍圖（International Technology Roadmap for Semiconductors, ITRS^[2]），目前193奈米深紫外光（Deep Ultra Violet, DUV）技術是90奈米量產製程的主流，藉由微影技術與晶片設計軟體的垂直整合（Lithography Friendly Rules, LFR），外加光學鄰近效應修正法（Optical Proximity Correction, OPC^[3]）的應用，193奈米深紫外光技術半間距寬度仍可向下縮減，2007年到來的65奈米23技術節點將是193奈米技術的極限。而浸潤式193奈米技術^[4][5]達成2009年45奈米技術節點亦已成為業界共識，然而，2010年45奈米以下之微影技術為何，目前仍無定論。由於傳統透鏡無法有效聚焦極短波長之紫外光（Extreme Ultra Violet, EUV）與X光，因此光學微影技術由深紫外光過渡至極紫外光將面臨光學系統設計的重大變革，輔以光源產生與光罩製作的困難，極紫外光微影陷入高技術開發難度與高製造成本的窘境。由於單一組最先進製程光罩製作花費已超過一百萬美金，而一組光罩設計圖藉由光學鄰近效應計算得到修正後的圖案，以大量電腦平行運算仍需耗費數天的時程。因此，面對愈益高漲的晶片製造成本，業界對於傳統以光罩為基礎的微影技術發展的經濟效益以產生極大的懷疑與憂慮^[7]，無光罩微影技術（Maskless lithography, ML2 ^[6]）也從此被寄予厚望，有機會一躍成為次世代微影技術的主流。

多電子束平行掃瞄技術可憑藉其成本優勢，躍居32奈米微影技術之主流。電子束微影術近年已廣泛應用於先進製程之光罩製作，其理論解析度可達數奈米，考慮電子與光阻交互作用產生之鄰近效應（proximity effect），電子束微影術仍可輕易達成20奈米的線寬要求；此外，由於電子束的聚焦角度甚小，因此電子束微影術具有接近微米等級的焦深（depth of focus，DOF），為其他光學微影術所無法比擬的^[8]~[11]。經過數十年對於傳統的電子束微影技術與電子顯微鏡的研究，半導體業界無論在電子槍、電子透鏡、對應之光阻以及鄰近效應等性質已有相當的瞭解，挾著高解析度與長焦深的優勢，利用多道電子束平行寫入，可大幅改善單一電子束直接寫入（electron beam direct write, EBDW）產能不足的窘境，進而趨近工業應用之產能標準（約每小時60片晶圓）；由於多電子束平行掃瞄無光罩微影術極具未來工業應用潛力，因此，以多電子束平行掃瞄為基礎之無光罩微影技術開發近年已成為次世代微影技術（next generation lithography, NGL）研究的顯學。

本計畫以高產能電子束微影系統為最終目標，嘗試研發設計使用微機電技術製造所需之陣列電子發射源、陣列電子透鏡（成像及遮黑板）系統、及電子束漂移感測陣列。限於篇幅以下報告其中電子發射源與散射電子感應器的製作成果。

執行成果

（一）電子束探頭設計與製作

本計畫目的為以微機電的技術開發陣列式平行發射電子束的電子束發射源。整體的設計概念如圖一所示。

電子束採用冷場發射的方式產生。電子束發射有熱發射、熱場發射與冷場發射等方式。由於本計畫所執行的電子束是用來作半導體製程設計圖案寫入，因此強調的是耐用性與機構單純，冷場發射的電極設計最符合本計劃的需求。冷場發射在已知電子束發射源中，被認為有壽命時間長、能量分佈範圍小、聚焦點直徑小等優點；至於發射源之材料的部分選用微機電製程常用的矽半導體，可整合發展純熟的微機電技術來製作電子束發射源。冷場發射的電極需要非常尖銳的電極方便電子發射，同時需要在鄰近電極探頭的附近製作電場電極，以降低電子束發射的能場。

本計畫的電極陣列，是在矽基板上以熱氧化成長二氧化矽，作為蝕刻矽時的擋層材料，以光微影技術製作出電極陣列，再以傳統CMOS製程將矽基板上的材料成形、削尖形成矽針尖陣列。圖二所示是本計畫所製作的電極陣列，圖a是整體陣列排列的情形，圖b是單個電極的形狀，圖c是電極針尖的詳細形狀，本計畫的製程可以將針尖削尖到十幾奈米的程度。

做好矽針尖陣列後，另外以微機電製程製作能夠懸浮在矽針尖上而不會導致短路的導電層（陽極板），如圖三所示。將矽針尖陣列作為陰極與陽極板如圖三所示疊合後，未來置入真空度在10^-9torr的真空環境下，將陰極接地、陽極給予正電壓，則會在每個矽針尖頂端處產生強大的電場，將電子從矽固體內以場發射的原理釋放出來，產生出陣列式平行的電子束，量測電子束的性能。

目前本計畫正在進行以微機電製程在矽針尖頂端周圍製作一層金屬層，如圖四所示。

為切實了解電子束射入基材之後所會產生的寫入效應，本計畫並進行電子束寫入點散溢情形的模擬。圖五與圖六所顯示的是電子束在聚焦後射入基材的情形。由於電子之間相互作用與電子行進中撞擊基材原子的效應，電子束射入基材後有強烈的發散現象，如果要寫束精密的曝光圖形，則電子束的能量需要非常精密的控制。圖六是聚焦點發散能量分佈的情形，藉此圖可以協助吾人建立電子束能量的規劃原則。

（二）電子束射線定位回饋控制

在多電子束微影技術中，電子束偏移成為一個越來越需要被重視的議題。造成電子束偏移的原因有很多，如試片表面的電荷殘餘，腔體中溫度的不穩定，污染….等。這些偏移會影響微影技術中的精準度和電子束的對焦，而且這些誤差會隨著操作時間增長而增加。當一電子束打在試片上時，會產生各種類型訊號（圖七），其中一種就是由電子產生，最主要的電子訊號又分成兩類，分別叫做“二次電子”與“背向散射電子”，這兩種電子常常被用來在電子顯微鏡中呈現影像，顯示試片的表面及構造。當電子束打在試片上時，電子會與試片上的原子核產生交互反應，帶負電的電子會被帶正電的原子核吸引，若是電子沒有被原子核“捕捉”，電子行進的方向則會在損失很少能量和速度的狀況下，產生大角度的變化，這些發生角度變化的電子，被稱為“背向散射電子”。在一個電子顯微鏡中，背向散射電子感測器經常被放置在試片的正上方，藉以捕捉這些回彈的電子。因為背向散射電子移動的速度快，能量高（圖八）[1]，相較於二次電子，他們比較不容易被外在的電場影響而改變方向，我們將針對背向散射電子彈射的分布進行研究與模擬，並期望分析二次電子分布與入射電子束偏移的關係，進而發展出一套能及時監控電子束位置的感測器系統。

為了探究電子束位置，與背向電子散射方向的關係，我們利用蒙地卡羅法（Monte Carlo）建立電子束與試片產生交互作用時，背向散射電子的行進軌跡，用以推導電子束原始位置，並找出背向散射電子感測器的安裝位置和工作距離，以得到最佳的電子收集率。同時已在掃描式電子顯微鏡上（Scanning Electron Microscopy, 圖九），架設四像限光電二極體感測器，量測其感測到之背向散射電子訊號，藉由電子束之定點掃描訊號，建立標準校正訊號，以期許達成電子束位置的漂移校正，並增加電子束直寫的穩定性及精準度。

目前進度

本計畫第一年已經有相當豐富的成果，本計畫與台積電公司密切聯繫與溝通，台積電公司願意以更大的經費來支持本計畫。所以本計畫依照本校研發會所設定的要求，提早在第二年度即希望轉型，以台積電的經費向國科會爭取先導型計畫，目前正積極籌組團隊和撰寫計畫書中。（本專欄策畫 / 研究發展處）

參考資料：

[1] Gordon Moore, “Cramming More Components Onto Integrated Circuits,” Electronics Magazine, 1965

[2] International Technology Roadmap for Semiconductors, 2004 Update. Available at http://public.itrs.net/

[3] Moore’s Law, at Intel Website at http://www.intel.com/technology/silicon/mooreslaw/

[4] F. Schellenberg, “Resolution enhancement technology: The past, the present, and extensions for the future,” SPIE 5377, pp. 1-20, 2004.

[5] Burn J. Lin, “Immersion lithography and its impact on semiconductor manufacturing”, accepted for publication in J. Microlith., Microfab., Microsyst., vol. 3, 2004.

[6] Burn J. Lin, “New insight for maskless lithography,” JM3, 4(2), 2005

[7] Rieger, Michael L., Stirniman, John P., “Customizing proximity correction for process-specific objectives,” Proc. SPIE Vol. 2726, p. 651-659, 1996

[8] Rajesh Menon, Amil Patel, Dario Gil†, and Henry I, “Maskless Lithography,” Materials Today, www.materialstoday.com, p.26-33, Feb. 2005

[9] James R. Sheats (Editor), Bruce W. Smith (Editor), “Microlithography : Science and Technology,” Marcel Dekker, ISBN: 0824799534, 1998

[10] Aaron Hand, “Infrastructure Steps Closer to EUV Lithography,” Semiconductor International, 2005/09/01

[11] C. E. Hall, “Introduction to Electron Microscopy,” second edition, McGraw-Hill, 1953

[12] Hans C Pfeiffer, presentation for Sematech Litho Forum, 2004

圖説：

圖1：多探頭電子束微影設備示意圖。

圖2：製作完成之矽針尖陣列：（左上）整體陣列排列的情形，（右上） 單個電極的形狀，（左下）電極針尖的詳細形狀。

圖3：陽極板金屬層的設計圖形與陽極陰極疊合情形示意圖。

圖4：具有閘極之矽針尖陣列。

圖5：電子束路徑模擬。

圖6：電子聚焦點發散函數分佈。

圖7：電子束與試片的交互反應。

圖8：四像限光電二極體感測器。

圖9：感測器架設於電子顯微鏡內部。